-
1. Jelaskan
bentuk timing diagram dari percobaan 1!
Berikut
bentuk timing diagram dari percobaan 1
Pada rangkaian percobaan 1 kita
menggunakan 4 buah D flip flop untuk rangkaian ashyncronus counter up, pada
rangkaian ini kita menggunakan jenis shift register SIPO (Serial Input Paralel
Output) artinya rangkaian ini inputnya masuk secara bergantian satu per satu
dan outputnya dikeluarkan secara bersamaan. Dengan begitu rangkaian ini hanya
pada D flip flop pertamalah yang diatur masukannya oleh clock. Sedangkan untuk input
CLK D flip flop kedua bergantung kepada output dari D flip flop pertama, input
CLK D flip flop ketiga bergantung kepada output dari D flip flop kedua, dan
input CLK D flip flop keempat bergantung kepada output dari D flip flop ketiga.
Dari bentuk rangkaian ini kita bisa menyamakannya dengan timing diagram diatas
bahwa perubahan pada flip flop pertama terjadi setiap saat kondisi fall pada
clock. Perubahan pada flip flop kedua terjadi setiap saat kondisi fall pada
flip flop pertama, perubahan pada flip flop ketiga terjadi setiap saat kondisi
fall pada flip flop kedua, dan perubahan pada flip flop keempat terjadi setiap
saat kondisi fall pada flip flop ketiga. Jadi, kondisi yang terjadi ini bisa
digambarkan yang sesuai dengan bentuk timing diagram diatas.
Tidak ada komentar:
Posting Komentar